Patent Abstracts of Japan

: JP3121620 PUBLICATION NUMBER : 23-05-91 PUBLICATION DATE : JP890260443 APPLICATION NUMBER : 04-10-89 APPLICATION DATE

(E - 1102)VOL: 15 NO: 326

PAT: A 3121620 : 20-08-1991 AB. DATE

: NEC CORP PATENTEE PATENT DATE: 23-05-1991

: YAMAMOTO RYUICHIRO INVENTOR

: H03K23/52; H03K23/44 INT.CL.

: STATIC TYPE FREQUENCY DIVIDER TITLE

5/00

B

ABSTRACT

: PURPOSE: To attain high speed operation by tying the output terminals of a couple of load resistors with a high value resistor to operate the FET of a differential amplifier in

switching operation at the saturation region.

CONSTITUTION: Since a potential at the output terminal of a load resistor R1 is decreased and the potential of a resistor R2 rises, the decrease in the potential of the resistor Rl is stopped while being pulled to the potential of the resistor R2 by connecting both ends of the load resistors R1, R2 with a high value resistor R11. Moreover, both ends of load resistors R3, R4 are connected by the similar high value resistor R12. Even when

the potential of a common source section 19 or 20 of a

differential amplifier circuit composed of FETs 11-14 rises, the source-drain potential of the FETs 11-14 is established. Thus, a

static frequency divider enabling high speed operation is

obtained.

⑲ 日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A)

平3-121620

®Int. Cl. ⁵

識別記号

庁内整理番号

@公開 平成3年(1991)5月23日

H 03 K 23/52 23/44 7125-5 J 7125-5 J

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称

スタテイツク型分周器

②特 願 平1-260443

②出 願 平1(1989)10月4日

@発明者 山本 隆一郎

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 顋 人 日本電気株式会社

東京都港区芝5丁目7番1号

個代 理 人 弁理士 内 原 晋

明組書

B. 昭の名称

スタティック型分用器

特許請求の範囲

発明の詳細な説明

(産業上の利用分野).

本発明は、スタティック型分周器に関し、特に 縦積差動型分周器に関する。

(従来の技術)

(発明が解決しようとする課題)

しかしながら従来のスタティック型分周器は、 負育抵抗端の電位級編により差動回路を構成して いるFETのソース・ドレイン間の電圧がつぶれ て線形領域(飽和領域)での動作ができなくな る、第4図(a)、(b)は第3図の計算機によ

特別平3~121620(2)

るシミュレーション結果を示す波形図である。この図のように選圧波形がつぶれ、その結果として 試動作を生じ、最高動作周波数(maxの低下を きたすと言う欠点があった。

本発明の目的は、このような欠点を除き、従来の回路に高負荷抵抗を加えるだけでスイッチング FETのソース・ドレイン同な位のつぶれを防止 し、高速動作を可能としたスタティック型分周器 を提供することある。

(課題を解決するための手段)

 ク型分周器において、前記一対の負荷の各出力機同志が高低抗値の抵抗によりそれぞれ接続されたことを特徴とする。 (実施例) 次に本発明について図面を用いて説明する。 第1図は本発明の一実施例の回路図である。第

ター・スレープ方式に挨捉されてなるスタティッ

第1図は本発明の一実施例の回路図である。第1図において点線で開かれたがある。 ター 部 R i ~ R a は負荷抵抗である。 負 R に が な に 負 な が な と き 、 気 有 び に が な と き 、 気 有 び 低 な で が な と さ れ な ば な で が な な が な れ な な 位 の な が は R i 2 位 存 の は 近 が れ な な の 西 ば が は な れ な な の 西 ば が は な れ な な の 西 ば が は な れ な な の 西 ば な が は な れ な な の 西 ば な が は な れ な な が は な れ な な が は な れ な な が は な の な な が は な な が は な な が は な で 荷 成 な す る な が 上 早 し て も よ F E T 1 1 2 よ な い は 2 0 の 軍 位 が か と F E T 1 1 2 よ な い は 2 0 の 軍 位 が つ よ れ な い こ と に な る 。

第2図は第1図の分周器の計算機シミュレーシ

ョン結果の波形図であり、第4図(a)。(b)の従来の分周器のシミュレーション結果と比較すると、本実施例の分周器の方が高い周波数まで動作している事がわかる。なお、これら回路の使用回路柔子定数は両者とも同じとしている。


(発明の効果)


以上説明したように本発明は、一対の負荷抵抗の出力端岡志を高低抗で結ぶ事により、スイッチ 効作を行う差効回路FETを飽和領域で動作さ せ、その結果高速動作ができるという効果があ る。

図面の簡単な説明


第1図は、本発明の一実施例の回路図、第2図は第1図の計算機シミュレーション結果の動作波形図、第3図は、従来の分周回路の一例の回路図、第4図(a)、(b)は第3回のシミュレーション結果の動作波形図である。

R 1 ~ R 4 … 負荷低抗、 R 11. R 12… 高低抗. l 1 ~ l 8 … 差劲回路F E T 、 l 9 ~ 2 2 … 共通 代理人 弁理士 內 原 智





- JP 403121520A -



401 415

Patent Abstracts of Japan

: JP61294932 PUBLICATION NUMBER : 25-12-86 PUBLICATION DATE : JP850136604 APPLICATION NUMBER

: 21-06-85 APPLICATION DATE

(E - 509)NO: 161 VOL: 11

PAT: A 61294932 : 23-05-1987 AB. DATE

: MITSUBISHI ELECTRIC CORP; PATENTEE

others: 03

PATENT DATE: 25-12-1986

: TERADA HIRONORI; others: 09 530 INVENTOR

: H03K19/21 INT.CL.

G06F5/06; G06F7/04

: SEMICONDUCTOR DEVICE AND . (TLE

DATA TRANSMISSION LINE

: PURPOSE: To improve the noise immunity performance and to ABSTRACT

eliminate a transient current by using the 2nd CMOS inverter comprising a transistor (TR) having a smaller drive capability than that of the 1st CMOS inverter to invert a coincident output,

and feeding back the output to an intermediate output of a series

YAD:

connection.

CONSTITUTION: The latch structure is constituted by the 1st and 2nd CMOS inverters 414, 417 and an output C of the 1st CMOS inverter 414 is fed back to a node F while being inverted by the 2nd CMOS inverter 417, a complete logical '1' or '0' is outputted as the output C. That is, when two inputs X, Y of the CMOS FET differ, the node F goes to the floating state, and when the output C is close comparatively to logical 'l' (or '0'), the output of the 2nd CMOS inverter 417 approaches comparatively

logical '0' (or '1') and the output C rises (or descends) completely up to logical '1' (or '0'), then strong noise immunity

is attained and the output level is not deteriorated.